d-Matrix、次世代Raptor XPUにNVIDIA NVLink Fusion採用

AI推論チップ専門のd-Matrixは、次世代Raptor XPUをNVLink Fusion経由でNVIDIAのAIインフラ基盤に接続すると発表しました。この統合により、d-Matrixの推論シリコンがNVIDIAのNVLinkスケールアップ相互接続とSpectrum-Xスケールアウトネットワーキングと組み合わされ、NVIDIAの相互接続エコシステム上でラック規模システムを構築できるようになります。 この発表により、d-MatrixはNVIDIAの相互接続規格に対抗するのではなく、その上でハードウェアを設計するパートナー群に加わりました。業界の関心が生の演算スループットから、多数のチップにまたがる大規模モデルの効率的な提供方法へと移る中で、この位置づけはますます重要になっています。 特に推論ワークロードでは、相互接続の帯域幅と遅延が実世界の性能を左右することがよくあります。ラック単位のアクセラレータに大規模言語モデルを展開するには、チップ間の常時高速通信が不可欠であり、そこがボトルネックになると個々のプロセッサの高速化による利得が帳消しになります。NVLink Fusionを採用することで、d-Matrixはスケールアップ通信用の実績ある高帯域ファブリックを手に入れ、ラック間のスケールアウト通信はSpectrum-Xが担います。 この動きは、NVIDIAが自社の相互接続技術を、他のチップメーカーがその上に構築できる基盤レイヤーとして位置づけ、自社GPUの枠を超えて影響力を広げようとしている、より広いトレンドも示しています。d-Matrixにとっては、すでにNVIDIAインフラに標準化しているデータセンター事業者への採用を加速し、統合の摩擦を減らして配備期間を短縮できる可能性があります。 時期、性能数値、Raptorベースシステムを最初に導入する顧客については、まだ詳細は限られています。それでもこの発表は、AIデータセンター時代の重要な現実を浮き彫りにしています。モデルが巨大化し推論需要が急増するにつれ、チップ同士をつなぐネットワークは、チップそのものと同じくらい重要になり得るのです。